PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-109736

(43) Date of publication of application: 30.04.1993

(51)Int.CI.

H01L 21/322

(21)Application number: 03-272252

(71)Applicant:

MATSUSHITA ELECTRON CORP

(22)Date of filing:

21.10.1991

(72)Inventor:


MURAKAMI ISAO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To provide the manufacturing method of a semiconductor device wherein the generation of warp of a single crystal silicon substrate is eliminated and effective gettering is enabled.

CONSTITUTION: The following are provided; a process for forming a gate insulating film 18 on the main surface of a single crystal silicon substrate 1, a process for forming polycrystalline silicon films 20, 21 on both surfaces of the single crystal silicon substrate 1, after the rear of the single crystal silicon substrate 1 is exposed, a process for forming low resistive polycrystalline silicon films 22, 23 by implanting ions in the polycrystalline silicon films 20, 21, and a process for forming a gate electrode by selectively etching the low resistive polycrystalline silicon film 22.



LEGAL STATUS

[Date of request for examination]

12.02.1997

[Date of sending the examiner's decision of rejection]

06.07.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]


[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

* NOTICES *



Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention relates to the gettering which prevents a degradation of the electrical property by metal impurity contamination with respect to the manufacture technique of a semiconductor device.

[Description of the Prior Art] In the manufacturing process of a semiconductor device, it is known that the impurity mixed from the material of the manufacturing installation which makes a diffusion furnace the start, the chemical for washing, etc., especially metal impurities (iron, copper, zinc, chromium, or nickel) will degrade the property of a semiconductor device.

[0003] The gettering which captures a metal impurity out of the active region of a semiconductor device is in the technique of

[0003] The gettering which captures a metal impurity out of the active region of a semiconductor device is in the technique of solving this problem. As one of these gettering techniques, the polycrystal silicon layer is beforehand formed in the rear face of a single-crystal-silicon substrate, and there is a method of capturing a metal impurity to the grain boundary of polycrystal silicon. This technique is excellent in gettering capacity, and since it can prevent the raising dust from the rear face of a single-crystal-silicon substrate further, let it be very effective technique.

[0004] How to form a polycrystal silicon layer in the rear face of a single-crystal-silicon substrate, and carry out gettering as the manufacture technique of the conventional semiconductor device, below, is explained. Drawing 5 (a) - (c) is process drawing showing the manipulation technique of a single-crystal-silicon substrate. As shown in drawing 5 (b), the polycrystal silicon layers 31 and 32 are formed in both sides of the single-crystal-silicon substrate 30 shown in drawing 5 (a). Then, the element forming face of the single-crystal-silicon substrate 30 is ground, and as shown in drawing 5 (c), the front face of the single-crystal-silicon substrate 30 is exposed.

[0005]

[Problem(s) to be Solved by the Invention] However, with the above-mentioned conventional configuration, as shown in drawing 5 (c), it had the technical probrem that a single-crystal-silicon substrate curved under the influence of the remains internal stress of the polycrystal silicon layer 32 which remains at the polished surface of the single-crystal-silicon substrate 30, and the rear face of the single-crystal-silicon substrate 30. For this reason, since it curved so that the gettering method which forms the polycrystal silicon layer in the rear face of a single-crystal-silicon substrate beforehand cannot be applied to the manufacture technique of a semiconductor device that high flatness is demanded and the diameter of a single-crystal-silicon substrate becomes large, and an amount became large, it has not corresponded to diameter-ization of the macrostomia of a single-crystal-silicon substrate. [0006] this invention solves the above-mentioned conventional technical probrem, loses occurrence of the curvature of a single-crystal-silicon substrate, and aims at offering the manufacture technique of the semiconductor device which makes effective gettering possible.


[0007]

[Means for Solving the Problem] In order to attain this purpose, the manufacture technique of the semiconductor device of this invention has the process which forms a gate insulator layer in the principal plane of a single-crystal-silicon substrate, the process which forms a polycrystal silicon layer in both sides of the back single-crystal-silicon substrate to which the rear face of a single-crystal-silicon substrate was exposed, and the process which carries out selection etching of the polycrystal silicon layer of the principal plane of a single-crystal-silicon substrate, and forms a gate electrode.

[0008]

[Function] Selection etching of the polycrystal silicon layer of the principal plane of a single-crystal-silicon substrate is carried out by this configuration, it serves as a gate electrode by it, the problem of the curvature of a single-crystal-silicon substrate is reduced, and a polycrystal silicon layer on the back can use a usual single-crystal-silicon substrate while it contacts a single-crystal-silicon substrate and directly and demonstrates the gettering effect.

[Example] One example of this invention is explained below, referring to a drawing. <u>Drawing 1</u> (a) The process cross section of the 1st process fraction of the manufacture technique of a semiconductor device [in one example of this invention in - (d)], <u>Drawing 2</u> (a) - (d) is [the process cross section of the 3rd process fraction of the manufacture technique of this semiconductor device and <u>drawing 4</u> (a) - (d) of the process cross section of the 2nd process fraction of the manufacture technique of this semiconductor device and <u>drawing 3</u> (a) - (d)] the process cross sections of the 4th process fraction of the manufacture technique of this semiconductor device.



[0011] Next, as shown in drawing 2 (a), the silicon-oxide layer 2 and the silicon-oxide layer 6 are removed. Next, as shown in drawing 2 (b), after forming the silicon-oxide layer 11 of 20nm thickness, the silicon nitride film 12 of 160nm thickness is alternatively formed in a rear face completely as an object for isolation processes at the principal plane of the single-crystal-silicon substrate 1. The ion implantation of the boron for a channel stop 13 is carried out, using this silicon nitride film 12 as a mask. Next, as shown in drawing 2 (c), while the silicon-oxide layer for isolation 14 of 500nm thickness is formed by the selective-oxidation method, using a silicon nitride film 12 as a mask, the P type diffusion layer for isolation 15 is formed, and a silicon nitride film 12 is removed after that. As furthermore shown in drawing 2 (d), the silicon-oxide layer 11 is removed. [0012] Next, as shown in drawing 3 (a), the diffusion layer 16 for a threshold control of a P-channel-MOS transistor, the diffusion layer 17 for a threshold control of an N channel MOS transistor, and the silicon-oxide layer 18 of 20nm thickness are formed. The silicon-oxide layer 18 turns into the gate oxide film of an MOS transistor, and since it must be good, it is formed of thermal oxidation. At this time, the silicon-oxide layer 19 is simultaneously formed also in the rear face of the semiconductor substrate 1. Next, as shown in drawing 3 (b), the silicon-oxide layer 19 of the rear face of the single-crystal-silicon substrate 1 is removed. According to the process of drawing 3 (b), it means that all the layers of the rear face of the single-crystal-silicon substrate 1 were removed, and the natural complexion of silicon exposes them. In this example, the photoresist was applied after the process of drawing 3 (a) at the principal plane of the single-crystal-silicon substrate 1, and after were immersed in the buffer etching reagent containing a hydrofluoric acid and removing only the silicon-oxide layer 19 on the back, the photoresist of a principal plane was removed. Next, as shown in drawing 3 (c), the polycrystal silicon layers 20 and 21 of 400nm thickness are formed using reduced pressure CVD. The polycrystal silicon layer 20 formed in the principal plane of the single-crystal-silicon substrate 1 at this time serves as the gate electrode 24 formed at a back process, and the polycrystal silicon layer 21 on the back serves as the material which has the gettering effect. In addition, as a standard which evaluates the gettering effect, although the reverse leakage property of a PN junction was used in this example, the thickness of the polycrystal silicon layer 21 was effective at 150nm or more. Moreover, the growth temperature at the time of reduced pressure CVD has 580 degrees C - desirable 680 degrees C. Next, although the thermal diffusion using oxysalt-ized **** performed the **** diffusion on the polycrystal silicon layers 20 and 21 and it considered as the polycrystal silicon layers 22 and 23 of low resistance as shown in drawing 3 (d), it was still effective than the case where **** is not added about the effect of gettering, it does not get at this time -- when thing concentration was three or more 1x1019atom/cm, it was effective

[0013] Next, as shown in drawing 4 (a), selection etching of the polycrystal silicon layer 22 is carried out, and the gate electrode 24 is formed. Next, as shown in drawing 4 (b), the source of the source of a P-channel-MOS transistor, the drain 25, and an N channel MOS transistor and the drain 26 are formed. Next, as shown in drawing 4 (c), the layer insulation layer 27 is formed. Next, as shown in drawing 4 (d), after forming the contact hole 28, the aluminum wiring 29 is formed. [0014]

[Effect of the Invention] As mentioned above, this invention reduces the curvature of the single-crystal-silicon substrate which had become the problem by the single-crystal-silicon substrate which gave the conventional gettering effect, and can realize the manufacture technique of the semiconductor device which enables formation of a detailed pattern, and the manufacture of the quality semiconductor device without a degradation of the element property according [and] to heavy metal of it is attained by the manufacture technique of this invention.

[Translation done.]

(19)日本国特計庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-109736

(43)公開日 平成5年(1993)4月30日

(51)Int.CL⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/322

P 8617-4M

審査請求 未請求 請求項の数4(全 5 頁)

(21)出願番号

特願平3-272252

(22)出願日

平成3年(1991)10月21日

(71)出願人 000005843

松下電子工業株式会社

大阪府門真市大字門真1006番地

(72)発明者 村上 勇雄

大阪府門真市大字門真1006番地 松下電子

工業株式会补内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 単結晶シリコン基板の反りの発生を無くし、 有効なゲッタリングを可能にする半導体装置の製造方法 を提供する。

【構成】 単結晶シリコン基板1の主面にゲート絶縁膜 18を形成する工程と、単結晶シリコン基板1の裏面を 露出させた後単結晶シリコン基板1の両面に多結晶シリ コン膜20、21を形成する工程と、多結晶シリコン膜 20、21にイオン注入し低抵抗の多結晶シリコン膜2 2、23となす工程と、低抵抗の多結晶シリコン膜22 を選択エッチングしゲート電極24を形成する工程とを 有する。



1

【特許請求の範囲】

【請求項1】 単結晶シリコン基板の主面にゲート絶縁 膜を形成する工程と、単結晶シリコン基板の裏面を露出 させた後前記単結晶シリコン基板の両面に多結晶シリコ ン膜を形成する工程と、前記単結晶シリコン基板の主面 の多結晶シリコン膜を選択エッチングしゲート電極を形 成する工程とを有する半導体装置の製造方法。

【請求項2】 単結晶シリコン基板の裏面に形成された 多結晶シリコン膜の厚さが150nm以上である請求項 1記載の半導体装置の製造方法。

【請求項3】 多結晶シリコン膜形成時の単結晶シリコ ン基板の温度が580℃~680℃である請求項1また は2記載の半導体装置の製造方法。

【請求項4】 形成された多結晶シリコン膜にりんを熱 拡散することを特徴とする請求項1、2または3記載の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法 に係わり、特に金属不純物汚染による電気特性の劣化を 20 防止するゲッタリングに関する。

[0002]

【従来の技術】半導体装置の製造工程において、拡散炉 を初めとする製造装置の材料や洗浄用の薬品などから混 入してくる不純物、特に金属不純物 (鉄、銅、亜鉛、ク ロムまたはニッケル等) が半導体装置の特性を劣化させ ることが知られている。

【0003】この問題を解決する方法に、金属不純物を 半導体装置の活性領域外で捕獲するゲッタリングがあ リコン基板の裏面に多結晶シリコン膜を形成しておき、 多結晶シリコンの粒界に金属不純物を捕獲する方法があ る。この方法はゲッタリング能力が優れており、さらに 単結晶シリコン基板の裏面からの発塵を防止できるた め、非常に有効な方法とされている。

【0004】以下従来の半導体装置の製造方法として、 単結晶シリコン基板の裏面に多結晶シリコン膜を形成 し、ゲッタリングする方法について説明する。図5 (a)~(c)は単結晶シリコン基板の加工方法を示す 工程図である。図5(a)に示す単結晶シリコン基板3 40 Oの両面に、図5 (b) に示すように多結晶シリコン膜 31、32を形成する。その後、単結晶シリコン基板3 0の素子形成面を研磨し、図5(c)に示すように単結 晶シリコン基板30の表面を露出させている。

[0005]

【発明が解決しようとする課題】しかしながら上記の従 来の構成では、図5 (c)に示すように、単結晶シリコ ン基板30の研磨面および単結晶シリコン基板30の裏 面に残存する多結晶シリコン膜32の残留内部応力の影

いた。このために高い平坦度が要求される半導体装置の 製造方法には予め単結晶シリコン基板の裏面に多結晶シ リコン膜を形成しておくゲッタリング法が適用できず、 また単結晶シリコン基板の直径が大きくなるほど反り量 が大きくなるため単結晶シリコン基板の大口径化に対応

【0006】本発明は上記の従来の課題を解決するもの で、単結晶シリコン基板の反りの発生を無くし、有効な ゲッタリングを可能にする半導体装置の製造方法を提供 10 することを目的とする。

[0007]

できなかった。

【課題を解決するための手段】この目的を達成するため に本発明の半導体装置の製造方法は、単結晶シリコン基 板の主面にゲート絶縁膜を形成する工程と、単結晶シリ コン基板の裏面を露出させた後単結晶シリコン基板の両 面に多結晶シリコン膜を形成する工程と、単結晶シリコ ン基板の主面の多結晶シリコン膜を選択エッチングしゲ ート電極を形成する工程とを有する。

[8000]

【作用】この構成によって、単結晶シリコン基板の主面 の多結晶シリコン膜は選択エッチングされてゲート電極 となり、裏面の多結晶シリコン膜は単結晶シリコン基板 と直接接触してゲッタリング効果を発揮するとともに、 単結晶シリコン基板の反りの問題が低減されかつ通常の 単結晶シリコン基板を使用することができる。

[0009]

【実施例】以下本発明の一実施例について、図面を参照 しながら説明する。 図1 (a)~(d)は本発明の一実 施例における半導体装置の製造方法の第1工程部分の工 る。このゲッタリング技術の一つとして、予め単結晶シ 30 程断面図、図2(a)~(d)は同半導体装置の製造方 法の第2工程部分の工程断面図、図3(a)~(d)は 同半導体装置の製造方法の第3工程部分の工程断面図、 図4(a)~(d)は同半導体装置の製造方法の第4工 程部分の工程断面図である。

> 【0010】まず図1 (a) に示すように、単結晶シリ コン基板1の全面に、熱酸化による50nm厚さの酸化 シリコン膜2と100nm厚さの窒化シリコン膜3とを 順次形成する。次にNウェル形成領域4の上の窒化シリ コン膜3のみを選択的に除去し、Nウェル形成領域4に りん5をイオン注入する。次に図1(b)に示すよう に、シリコン窒化膜3をマスクにして熱酸化し、Nウェ ル形成領域4に600mm厚さの酸化シリコン膜6を形 成するとともに、Nウェル用りん拡散領域7を形成す る。次に図1(c)に示すように、単結晶シリコン基板 1を熱りん酸溶液に浸漬して窒化シリコン膜3を除去し た後、Pウェル形成用のボロン8をイオン注入する。こ の時酸化シリコン膜6があるためにNウェル用りん拡散 領域7にはボロン8は注入されない。次に図1(d)に 示すように、熱処理により所定の濃度と深さのPウェル

2

程は通常ドライブインと呼ばれており、一般に1100 ℃以上の高温で単結晶シリコン基板1を処理するため、 拡散炉を構成する材料からの不純物が単結晶シリコン基 板1中に混入してくる危険性がある。これらの不純物 は、鉄、銅、ニッケルまたはクロム等の重金属であり、 単結晶シリコン基板1の中に入って素子特性を著しく劣 化させる。

【0011】次に図2(a)に示すように、酸化シリコン膜2および酸化シリコン膜6を除去する。次に図2(b)に示すように、20nm厚さの酸化シリコン膜1を形成した後素子分離工程用として160nm厚さの窒化シリコン膜12を単結晶シリコン基板1の主面には選択的に、裏面には全面形成する。この窒化シリコン膜12をマスクとしてチャネルストップ用ボロン13をイオン注入する。次に図2(c)に示すように、窒化シリコン膜12をマスクとして選択酸化法により500nm厚さの素子分離用酸化シリコン膜14を形成するとともに、素子分離用P形拡散層15を形成し、その後に窒化シリコン膜12を除去する。さらに図2(d)に示すように、酸化シリコン膜11を除去する。

【0012】次に図3 (a) に示すように、Pチャネル MOSトランジスタのしきい値制御用の拡散層16、N チャネルMOSトランジスタのしきい値制御用の拡散層 17および20nm厚さの酸化シリコン膜18を形成す る。酸化シリコン膜18は、MOSトランジスタのゲー ト酸化膜となるもので良質なものでなければならないた め、熱酸化により形成される。このとき同時に半導体基 板1の裏面にも酸化シリコン膜19が形成される。次に 図3 (b) に示すように、単結晶シリコン基板1の裏面 の酸化シリコン膜19を除去する。図3(b)の工程に 30 より、単結晶シリコン基板1の裏面の膜は全て除去され たことになり、シリコンの地肌が露出する。本実施例で は、図3(a)の工程後に単結晶シリコン基板1の主面 にフォトレジストを塗布し、フッ化水素酸を含有するバ ッファエッチング液に浸漬して裏面の酸化シリコン膜1 9のみを除去した後、主面のフォトレジストを除去し た。次に図3(c)に示すように、減圧CVD法を用い て400nm厚さの多結晶シリコン膜20、21を形成 する。この時単結晶シリコン基板1の主面に形成された 多結晶シリコン膜20が後工程で形成されるゲート電極 40 24となり、裏面の多結晶シリコン膜21がゲッタリン グ効果を有する材料となる。なおゲッタリング効果を評 価する目安として、本実施例ではPN接合の逆リーク特

4

性を用いたが、多結晶シリコン膜21の厚さは150 nm以上で有効であった。また減圧CVD時の成長温度は580℃~680℃が望ましい。次に図3(d)に示すように、オキシ塩化りんを用いた熱拡散により多結晶シリコン膜20、21にりん拡散を行って低抵抗の多結晶シリコン膜22、23としたが、ゲッタリングの効果に関しては、りんを添加しない場合よりさらに有効であった。このときのりんの濃度は1x1019 atom/cm³以上であれば有効であった。

10 【0013】次に図4(a)に示すように、多結晶シリコン膜22を選択エッチングしてゲート電極24を形成する。次に図4(b)に示すように、PチャネルMOSトランジスタのソース、ドレイン25およびNチャネルMOSトランジスタのソース、ドレイン26を形成する。次に図4(c)に示すように、層間絶縁膜27を形成する。次に図4(d)に示すように、コンタクトホール28を形成した後アルミ配線29を形成する。

[0014]

【発明の効果】以上のように本発明は、従来のゲッタリング効果を持たせた単結晶シリコン基板で問題となっていた単結晶シリコン基板の反りを低減し、微細パターンの形成を可能にする半導体装置の製造方法を実現できるものであり、また本発明の製造方法により重金属による素子特性の劣化の無い高品質の半導体装置の製造が可能となる。

【図面の簡単な説明】

【図1】(a)~(d)は本発明の一実施例における半導体装置の製造方法の第1工程部分の工程断面図

【図2】(a)~(d)は同半導体装置の製造方法の第 2工程部分の工程断面図

【図3】(a)~(d)は同半導体装置の製造方法の第 3工程部分の工程断面図


【図4】(a)~(d)は同半導体装置の製造方法の第 4工程部分の工程断面図

【図5】(a)~(c)は従来の半導体装置の製造方法を示す工程図


【符号の説明】


- 1 単結晶シリコン基板
- 18 酸化シリコン膜(ゲート絶縁膜)
- 40 20 多結晶シリコン膜
 - 21 多結晶シリコン膜
 - 24 ゲート電極


【図1】




【図2】












【図5】








【図3】

【図4】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.